DRAM Interleave Mode
- опция установки разрешения/запрещения режима "чередования" банков памяти, а также возможного выбора банков памяти, подлежащих "чередованию". Значения данной опции выглядят следующим образом: "No Interleave", "Banks 0+1", "Banks 2+3", "Both". Включение опции или установка оптимального режима "чередования" позволяет оптимизировать процессы регенерации памяти и доступа к ней, а значит и повысить производительность памяти. Несколько подробнее об этом чуть ниже.
Опция "SDRAM Bank Interleave" предложила два варианта возможных значений. Первый - стандартные "Disabled" и "Enabled", а второй - "Disabled", "2 Bank", "4 Bank". Во втором случае выбор банка возможен только для 64-мегабитных модулей. Если в системе применяются 16-мегабитные модули interleave должен быть заблокирован.
Опция может называться "Interleave Mode" или "Bank Interleave", но главное, что для включения опции требуется заполнение хотя бы двух банков памяти.
Если же остановиться на выборе оптимального значения из такого ряда: "None", "2 Banks", "4 Banks", "Auto", то прежде всего надо отметить недопустимость отключения опции: заметное снижение производительности гарантировано. Запрещение допустимо разве что в случаях появления сбоев в системе. Выбор значения "4 Banks" нежелателен для односторонних ("Single-Sided") модулей. Поэтому оптимальными являются значения "Auto" или "2 Banks".
Interleave ("чередование") - способ ускорения работы подсистемы памяти, основанный на предположении, что доступ происходит к последовательным адресам памяти. Этот метод реализуется аппаратно на уровне контроллера и требует организации банка памяти таким образом, что суммарная ширина шины модулей превосходит ширину системной шины в k раз (это число называется коэффициентом interleave и является степенью двойки). Таким образом, каждый банк состоит из k "нормальных" банков. Контроллер распределяет "нормальное" адресное пространство подсистемы так, что каждый из k последовательных адресов физически находится в разном банке. Обращение к банкам организовано со сдвигом по фазе (стоит напомнить, что отдельный цикл обращения может требовать 5 тактов шины и более). В результате при последовательном обращении к данным за один обычный цикл обращения можно получить до k обращений в режиме interleave. Реальный выигрыш, разумеется, меньше. Кроме того, interleave заметно увеличивает минимальный размер банка (как в числе модулей, так и в емкости). В SDRAM interleave реализован на уровне чипа.
