L2 Cache Timing
- опция установки временных интервалов обращения к кэш-памяти второго уровня. Это одновременно и разъяснение наименования опции, и большая тема, рассматривающая временные характеристики при обращении процессора к кэш-памяти. Чуть выше уже были изложены основы для понимания временных диаграмм. Но речь в основном шла о процедурах "блочного" чтения. Попробуем расширить изложенный материал, дополнительно рассмотреть циклы записи в кэш-память, а также характеристики последовательных обращений.
Начнем со значений: "3-1-1-1", "2-1-1-1". Не должно быть вопросов. Но опция "L2 Cache Timing" в другом случае предложила такой ряд значений: "3-1-1-1-1-1-1-1", "3-1-1-1-3-1-1-1", "3-2-2-2-3-2-2-2", "3-1-1-1-2-1-1-1". Данная вариация - есть не что иное, как временная характеристика двух циклов записи, следующих друг за другом. При улучшенной оптимизации доступа выигрыш несомнен. Явным образом на последовательность двух циклов указывает опция "L2 Cache Back-to-Back Read".
"L2 Cache Write Timing" предложила значения "3T/2T" и "2T/1T". Первый и второй параметры в значении опции - это и есть количества тактов в первых фазах двух "слипшихся" циклов ("back-to-back"). Такие возможности были уже реализованы в стареньком SiS496-чипсете. Для чипсетов следующего поколения (530, 540) было сохранено наименование опции, а вот значения "упростились": "2-2-2-2", "3-3-3-3".
Опции "L2 Async Cache Write Wait States", "L2 Async Cache Read Wait States" представили уже знакомые нам "x-3-3-3" и "x-2-2-2".
Нет уже смысла перечислять возможные значения опции "L2 Cache Speed", они весьма близки к вышеприведенным. Более интересны опции вида "n-Bank L2 Cache Speed", позволяющие устанавливать характеристики для разных банков раздельно. Хотя к экспериментам с подобными опциями надо подходить осторожно. Вот один из примеров подобных опций - "2 Bank PBSRAM". Ее значения: "3-1-1-1", "2-1-1-1". Первая диаграмма является оптимальной как для циклов чтения, так и для циклов записи, как на частоте 66 МГц, так и для более высокой частоты.
Мы уже столкнулись с тем, что опции могут иметь интегрированный характер, но могут быть быть представлены раздельно для циклов чтения и записи. Вот еще один пример такой пары: "Asysc. SRAM Read WS", "Asysc. SRAM Write WS".
Еще некоторые опции, не требующие отдельного рассмотрения: "Cache Read Cycle", "Cache Read Option", "SRAM Read Timing", "SRAM Read wait state".
Напоследок стоит упомянуть, что в "устаревших" системах можно встретить возможности оптимизации с конкретным указанием на внутренний кэш - "L1 Cache Update Scheme".
