Cache Burst Read Cycle
- опция, определяющая режим обращения процессора к кэш-памяти. В данном случае речь идет не о методах доступа к кэш-памяти, а о временных параметрах, характеризующих этот доступ. Суть сказанного заключается в том времени, которое необходимо затратить, начиная от момента выдачи адресной информации до момента появления данных на выходных линиях микросхем памяти. Мы описали кратко общий алгоритм обращения к памяти, независимо от того, о какой памяти идет речь. Подытожив изложенное, можно говорить о некотором количестве системных тактов, затрачиваемых на процедуру чтения.
Начиная с 486-х, процессоры могут обращаться к кэш-памяти в режиме "Burst Mode". Во время "блочного" цикла чтения процессор берет из вторичной кэш-памяти (читает) последовательно друг за другом 16 байт данных (четыре двойных слова). Первое обращение занимает больше тактов, чем каждое из трех последующих. Так, например, соотношение (а точнее, временная диаграмма) 3-1-1-1 означает, что первое обращение требует три такта, а второе, третье и четвертое - по одному. Указанные три такта включают в себя подготовительную фазу (leadoff) и собственно считывание первого 32-битного пакета. Число тактов, требующихся для первого обращения, может быть указано также в некоторых версиях BIOS в отдельных самостоятельных опциях. Именно об этом опция "Async L2 Cache Leadoff" и ей подобные (см. выше).
Установка правильного значения зависит и от скоростных характеристик системных компонент (что и определяет время доступа), и от требований к стабильности системы. "Хорошие" временные характеристики возможно было сочетать только с быстрой динамической памятью. Более "древняя" динамическая память, совместимая со страничной адресацией (FPM), позволяла получать очень "хорошие" временные диаграммы, но при этом не будем забывать о системных частотах того времени.
Нетрудно заметить, что возможности влиять на временные характеристики связаны с параметрами первого обращения. Какое значение "выдерживает" система при обращении процессора к кэш-памяти, можно установить экспериментально, уменьшив значение числа тактов в последовательности обращений на 1, например, до 2-1-1-1. При зависании компьютера необходимо будет вернуть прежнее значение.
Опция может называться "Cache Read Burst", "Cache Read Hit Burst", "Async SRAM Burst Time", "Cache Read Burst Mode", "Cache Burst Read Cycle Time".
Как правило, конкретная опция может предложить пару некоторых значений. Ну, а если просуммировать представленные и достаточно многочисленные опции, то можно получить такой ряд параметров: "2-1-1-1", "3-1-1-1", "2-2-2-2", "3-2-2-2", "4-1-1-1". Опция "Async L2 Cache Burst" предложила значения "x-2-2-2" и "x-3-3-3". Как устанавливать "x" уже известно. Такое разнообразие не должно удивлять. Ведь системы могли иметь всего 128 КБ вторичного кэша, а значит диаграмма 3-2-2-2 могла быть не столько оптимальной, сколько единственно возможной (например, для систем с тактовой частотой в 33 МГц). С другой стороны, необходимо представлять себе, что диаграмма 3-1-1-1 для 486-х систем в сравнении с 4-1-1-1 для систем с процессором Pentium вовсе не является выигрышной.
Дополнительная информация по временным характеристикам изложена далее.
